PATENT ABSTRACTS OF JAPAN

(11) Publication number: 62145934 A

(43) Date of publication of application: 30.06.87

(51) Int. CI

H03M 13/22 H04L 1/00

(21) Application number: 60287274

(22) Date of filing: 20.12.85

(71) Applicant:

SONY CORP

(72) Inventor:

YAMAZAKI HIROSHI


(54) ERROR CORRECTION PROCESSING UNIT

(57) Abstract:

PURPOSE: To prevent waste power consumption by completing an error correction processing when an error flag of a processing data has no error while 2-series of error correction processing is repeated for a prescribed number of times alternately by means of the close interleaving.

CONSTITUTION: A data subjected to interleaving processing by an interleaving processing circuit 5 is subjected to the addition of a CRC code, becomes a serial data, FM-modulated and the result is recorded on a magnetic tape 11. The reproduced output is demodulated by an FM demodulation circuit 12, the CRC is decoded by a CRC decode processing circuit 13, the error flag representing the error word of a reproduced data is set, the result is converted into a parallel data, which is written in a RAM 6. A de-interleave processing circuit 14 checks the error flag written in the RAM 6 and when no error exists, the correction processing is finished immediately and when not zero, the correction processing is repeated for a prescribed number of times and then finished.

COPYRIGHT: (C)1987,JPO&Japio



Translation of page 1 right column, lines 6 to 15 in JP,62-145934(Sony Corp.)

(Outline of the invention)

In the description, disclosed is an error correction processing apparatus in which two types of error correction processing is repeated for a prescribed number of times alternatively by means of the cross-interleaving. This means is generally adopted in a PCM record/reproduction portion of a 8 mm-video tape recorder for an audio signal. The error correction processing apparatus ends the error correction processing by checking an error flag of a processing data and detecting completion of the error correction processing.

⑲ 日本 箇特 許 庁(JP)

⑩特許出願公開

四公開特許公報(A)

昭62 - 145934

@Int_Cl_4

識別記号

庁内整理番号

❸公開 昭和62年(1987)6月30日

H 03 M 13/22 H 04 L 1/00 6832-5 J B-6651-5K

審査請求 未請求 発明の数 1 (全5頁)

9発明の名称

誤り訂正処理装置

②特 類 昭60-287274

❷出 願 昭60(1985)12月20日

砂発 明 者

山 崎

洋

東京都品川区北品川6丁目7番35号 ソニー株式会社内

⑪出 顋 人 ソニー株式会社

東京都品川区北品川6丁目7番35号

邳代 理 人 弁理士 小 池 晃 外1名

明細響

1. 発明の名称

旗り訂正処理装置

2. 特許請求の範囲

クロスインターリーブの手法により 2 系列の領 り訂正処理を交互に所定回線り返し行う誤り訂正 処理鉴認において、

処理データのエラーフラッグをチェックする手 段と、

上記処理データのエラーが等の場合に誤り訂正 処理を終了させる手段とを備え、

エラーフラッグのチェックにより誤り訂正処理 の完了を検知して誤り訂正処理を終了させるよう にしたことを特徴とする誤り訂正処理装置。

3. 発明の評細な説明

〔糜築上の利用分野〕

本発明は、デジタルオーディオディスク装置 (所謂 C D プレーヤ) やデジタルピデオテープレ コーダ等のデジタル信号を取り扱う伝送系に適用される誤り訂正処理装置に関し、特に、所謂 8 ミリビデオテープレコーダにおけるオーディオ信号のPCM記録再生系のようにクロスインターリープの手法を利用した誤り訂正処理装置に関する。

(発明の概要)

本発明は、8ミリビデオテープレコーダにおけるオーディオ信号のPCM記録再生系のようににクロスインターリーブの手法により2系列の認め打正処理を交互に所定回扱り返し行う誤り訂正処理を変互に所定回扱り返し行う誤り訂正処理の完了を検知して誤り訂正処理の完了を検知して誤り訂正処理の完了を検知して、電力消費を少なくするようにしたものである。

〔従来の技術〕

一般に、デジタルオーディオディスク装置 (所謂 C D ブレーヤ) やデジタルビデオテーブレコー

特開昭62-145934 (2)

ダ等のデジタル信号を取り扱う伝送系では、 領り 訂正符号による 誤り訂正処理が行われており、 例えば特開昭 5 8 ─ 1 9 8 9 3 5 号公報に示されているように、 データの並び替え (インターリー が 6 位成される 2 不統の 誤り 訂正処理を行うようにした 7 による 2 不統の 誤り 訂正処理を行うより 保用されている。

上記クロスインターリーブの手法を採用した织り訂正処理装置では、ロパリティ列の摂り訂正処理を扱り返し行うことにより、極めて高い訂正能力を得ることができ、従来誤りの有無に関わらず上記訂正処理を所定回数(5 回程度) 繰り返し行うようにしていた。また、上記銀り訂正処理装置は、多数のC・MOS・ICやスタティックRAMは動作周

(問題点を解決するための手段)

本発明に係る際り訂正処理装置は、上述の問題点を解決するために、クロスインターリーでの手法により2系列の誤り訂正処理を交互に所理理を必要により記述を対して、処理データのエラーが等の場合に誤り訂正処理を検了させる手段とを備え、エラーフラッグのチェックにより誤り訂正処理の定丁を検知して誤りにといる。

(作用)

本発明に係る限り訂正処理塾園では、処理データのエラーフラッグをチェックして、エラーが等の場合に誤り訂正処理を終了する。

(実施例)

以下、本発明に係る限り訂正処理装置の一実施

波数(動作回数)が高い程、消費電力も大きくなることが知られている。

(発明解決しようとするが問題点)

ところで、通常のエラーレートのデジタルオーディオ信号に対しては1回または2回程度の誤り 訂正処理により必要な訂正処理を完了する場合が 多く、上述のように誤りの有無に関わらず誤り訂 正処理を所定回数だけ必ず繰り返し行う従来の誤 り訂正処理装置では、不要な訂正処理動作を行う ことによる無駄な電力消費が大きくなっていしま うという間間点がある。

特に、所謂 8 ミリビデオテープレコーダ や可疑型 C D プレーヤ等のバッテリ駆動される装置では、消費 電力化を図る上で上述の誤り訂正処理 装置の消費 電力が問題となっている。

そこで、本発明は、上述の如き問題点に鑑み、 不要な訂正処理動作を行うことによる無駄な電力 消費を防止するようにした新規な構成の誤り訂正 装置を提供するものである。

例について、図面に従い辞細に段明する。

第1図のブロック図に示す実施例は本発明を 8 ミリビデオテープレコーダのデジタルオーディオ 信号記録再生系に適用したものである。

この実施例において、入力オーディオ信号は、 借号入力端子 I からノイズリダクション (NR) 回路 2 を介して A / D 変換回路 3 に供給され、上 記A/D変換回路3により例えばNTSC方式の 水平岡期周波数「h の 2 倍のサンプリング周波数 2 ſh でサンプリングしてデジタル化され l ヮー ド10ピットのデジタルオーディオ信号に変換さ れる。このデジタルオーディオ信号は、次段のビ ット変換回路4を介して1ワード10ピットから 1 ワード 8 ピットに変換してインターリーブ 処理 四路 5 に供給される。上記インターリープ処理回 路5は、1フィールド分1050ワードのデジタ ルオーディオ信号(L., R., L.、R., L z. Rz · · · Lazz, Razz, Lazz, Razz)の先頭に6ワードのコントロールデータ(1D 」、 ID 2 ・・・ ID 2) を付加した1056ワ

特開昭62-145934 (3)

そして、上記インターリーブ処理回路5にてインクーリーブ処理の範されたデータは、次段のCRCエンコード処理回路7にてCRCコードを付加してからシリアルデータに変換されて、FM変調回路8から切り換えスイッチ9を介して回転磁

よる訂正処理とQパリティ系列による誤り訂正処理を行いデジタルオーディオ信号を再生して出力 する。

上記ディインターリーブ処理回路14おける誤 り訂正処理では、第4図に示すように、先ず上記 RAM6に第5図に示すように書き込まれている パラレルデータの誤りワードを示すエラーフラッ グEF。~EF::: のチェックを行う。このエラ -フラッグのチェックには、例えばRAM6に掛 き込まれている全てのエラーフラッグEF。~E F (3) の論理和とる等の方法がある。そして、エ ラー数 B が零の場合には直ちに訂正処理を終了し、 また、上記エラー数日が存でない場合にエラー訂 正処理過程に入り、Pパリティ系列あるいはQパ リティ系列のエラー訂正処理を行う。このエラー 訂正処理は、上記エラー数Bが零になるか、ある いは訂正処理回数Nが所定数に達するまで繰り返 し行われる。なお、上記エラー訂正処理過程では、 Pパリティ系列の誤り訂正処理とQパリティ系列 の誤り訂正処理が交互に行われる。

気ヘッド10に供給されて磁気テープ11に記録 される。

上記ディインターリープ処理回路14は、RAM6のアドレス制御によって、上述の記録系側におけるインターリーブ処理に対応するディインターリーブ処理を行うとともに、Pパリティ系列に

そして、上記インターリーブ処理回路 5 にてインターリーブ処理とともに誤り訂正処理の確定でれたデジタルオーディオ信号は、ピット変換処理ド1 0 ピットのデジタルオーディオ信号に変換される。この D / A 変換回路 1 6 にて上記デジタルオーディオ信号 は、アナログ化して得られる再生オーディオ信号は、アナイズリダクション回路 1 7 を介して信号出力端子18から出力される。

この実施例のように、デジタルオーディオ信号を再生する際に、クロスインターリーブの手法により2系列の誤り訂正処理を交互に所定回機リークのエラーフラッグをチェックしてエラーが零の場合に誤り訂正処理を在ちに終了させるように誤り訂正処理を行うことがなくなり、誤り訂正処理を設定おける電力稍費を小さくすることができる。

特開昭 62-145934 (4)

(発明の効果)

上述の実施例の説明から明らかなように本発明に係る誤り訂正処理装置では、クロスインターリープの手法により2系列の誤り訂正処理を交互に所定回繰り返し行う誤り訂正処理を行うにあたり、処理データのエラーフラッグをチェックしてエラーが等の場合に誤り訂正処理を終了するので、不要な訂正処理動作による無駄な電力消費を防止して、低消費電力化を図ることができる。

4. 図面の簡単な説明

第1図は本発明に係る8ミリビデオテーブレコーグのデジタルオーディオ信号の記録再生系2別によいであり、第2図は上記実施例においてインターリーブ処理されたデータの構成を示す模式図であり、第3図は上記実施例においる2系統のパリティを設明するための模式図であり、第4回図上記実施例における再生系のディインターリーブ処理回路による誤り訂正処理動作を説明するため

のフローチャートである。第5図は上記再生系のディインターリーブ処理回路による誤り訂正処理 に用いられるRAMのフォーマットを示す模式図 である。

5 ・・・インターリーブ処理回路

6 · · · R A M

7. ・・・CRCエンコード処理回路


10・・・回転磁気ヘッド

11・・・磁気テープ

13・・・CRCデコード処理回路

14・・・ディインターリーブ処理回路

特許出題人 ソニー株式会社 代理人 弁理士 小池 晃 同 田村祭一



実施側の構成団

那 7 図

特開昭62-145934 (5)

いりれ生成の説明図

1				ō	3	F136	Rist	R 260	ž.	833	Ryz	Reto	Riks]
			i												1
	44.			8	1.2		1 1		1		:	1			
				å	10,5	A 55	1	-		1		•	1		j
				O,	ó	Les	C.	וויין	Pes	Lxs	רמז י	Liss	LASI]
	П			0h	Rei	Rin	Ros	Ress	761	Rus	3	1452	ŝ		
1										1	;		1		
132 70-1	44			ð	17		1	;		1					
-132				ő	ig	3	:	i	:	;		:	;		
			·	đ	20	14	ŝ	1	ă	1262	1,50	ڎٞ	3		
				ð	32	Ritt	P.52	æ	ā		8£	3	8		
								: :::::::::::::::::::::::::::::::::::::							
	-77-			ō	دُ										
			\$5	ó	ē	3				:	;	;	;		
		Sync	Address	ő	å	Ē	<u>ڙ</u>	٤	a	5	Ē	ŝ	3	CRC	
				0	ş	ž	X	Ś	: _	. ≱	× ×	ž	*		

于-9の構成图

Sync Addiress Www. Ww

スタート
フラック・
ナニック
エラー教
E=O
NO
エラー打正
名は理
NO
N=S
YES

